문서 ID: 000081278 콘텐츠 형태: 문제 해결 마지막 검토일: 2016-03-18

sdram.c:40:4: 오류: #error ECC가 활성화되면 스크러빙도 활성화되어야 합니다.

환경

  • 인텔® Quartus® II 구독 에디션
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    SoC EDS 소프트웨어 버전 15.0.1 이전의 문제로 인해 이 오류는 Qsys에서 활성화된 HPS SDRAM ECC를 사용하여 설계를 위해 Cyclone® V SOC 또는 Arria® V SOC를 대상으로 하는 소프트웨어 프리로더(SPL)를 컴파일할 때 나타날 수 있습니다.
    15.0.1부터 BSP 설정 SDRAM_SCRUB_REMAIN_REGION 기본적으로 활성화되지만 기본적으로 SDRAM_SCRUBBING 비활성화되어 충돌이 발생합니다.

    해결 방법

    이 문제를 해결하려면 BSP-Editor GUI의 고급 섹션에서 SPL BSP에 대한 SDRAM_SCRUBBING 활성화하십시오.

    다음:
    1. BSP를 다시 생성합니다.
    2. SPL 재 컴파일: 실행이 깨끗해지고 생성된 SPL 디렉토리에서 확인

    SDRAM_SCRUB_REMAIN_REGION 및 SDRAM_SCRUBBING 대한 자세한 내용은 SoC EDS 사용자 가이드 를 참조하십시오.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 5 제품

    Arria® V ST SoC FPGA
    Arria® V SX SoC FPGA
    Cyclone® V SE SoC FPGA
    Cyclone® V ST SoC FPGA
    Cyclone® V SX SoC FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.