문서 ID: 000081290 콘텐츠 형태: 제품 정보 및 문서 마지막 검토일: 2015-01-05

FPGA 사용하여 클럭 신디사이저 장치를 프로그래밍할 경우 트랜시버 참조 클럭이 장치 구성 시작 시 있어야 한다는 Stratix V 및 Arria V GZ 장치 ATX PLL 교정 요구 사항을 충족하려면 어떻게 해야 합니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

기본 트랜시버 참조 클럭 주파수로 클럭 신디사이저 장치의 1회 프로그래밍 가능(OTP) 비휘발성 메모리를 프로그래밍하여 트랜시버 참조 클럭이 장치 구성 시작 시 반드시 존재해야 한다는 Stratix® V 및 Arria® V GZ 장치 ATX PLL 교정 요구 사항을 충족할 수 있습니다.

클럭 트리 설계에 따라 FPGA 구성 시작 시 참조 클럭을 사용할 수 있으며 트랜시버 교정 요구 사항을 충족할 수 있습니다. 사용 중인 클럭 신디사이저 장치에 따라 FPGA 사용자 모드(아마도 I2C를 통해)에서 다른 주파수로 클럭 신디사이저를 다시 프로그래밍할 수 있습니다.

클럭 신디사이저 장치에서 생성되는 기본 트랜시버 참조 클럭 주파수는 FPGA 장치 트랜시버 IP가 예상하는 기본 주파수와 일치해야 합니다.

관련 자료

관련 제품

이 문서는 다음 항목에 적용됩니다. 4 제품

Arria® V GZ FPGA
Stratix® V GS FPGA
Stratix® V GT FPGA
Stratix® V GX FPGA

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.