문서 ID: 000081309 콘텐츠 형태: 오류 메시지 마지막 검토일: 2013-11-05

오류(181011): DQS I/O 핀이 공급한 DQS 그룹의 핀에 대해 호환되지 않는 온칩 종료 설정 감지"<qk clock="" pin="">". 그룹의 모든 핀은 동일한 OCT 제어 블록을 사용해야 합니다.</qk>

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

Quartus® II 소프트웨어의 문제로 인해 설계에서 여러 RLDRAM 3 UniPHY 인터페이스를 인스턴스화할 때 이 오류가 나타날 수 있습니다. Quartus II 소프트웨어는 인터페이스에 대한 잘못된 온칩 종료(OCT) 블록을 할당합니다.

이 문제를 확인하려면 컴파일 보고서에서 Fitter > 리소스 섹션 > 입력 핀 으로 이동하여 QK 클럭을 사용하여 행으로 스크롤합니다. 오른쪽으로 스크롤하여 핀이 할당된 OCT 제어 블록이 있는지 확인합니다.

해결 방법

이 오류에 대한 해결 방법은 다음 QSF 할당과 함께 올바른 OCT 블록을 할당하는 것입니다.

set_instance_assignment -name TERMINATION_CONTROL_BLOCK "" -to

종료 제어 블록이 필요한 다른 모든 신호에 비슷한 QSF 할당이 있는지 확인하십시오.

이 문제는 Quartus II 소프트웨어의 향후 버전에서 해결될 예정입니다.

관련 자료

관련 제품

이 문서는 다음 항목에 적용됩니다. 5 제품

Arria® V GZ FPGA
Stratix® V E FPGA
Stratix® V GS FPGA
Stratix® V GT FPGA
Stratix® V GX FPGA

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.