문서 ID: 000081344 콘텐츠 형태: 문제 해결 마지막 검토일: 2012-09-11

UniPHY DDR3 등록 DIMM 단일 순위 구성을 생성할 때 두 개의 칩 선택을 받는 이유는 무엇입니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

등록된 DIMM에는 메모리 주소, 명령 및 클럭 신호에 대한 레지스터가 포함되어 있습니다. 이 레지스터는 초기화 중에 제어 단어로 프로그래밍되어야 하며, 칩 선택 0과 1이 모두 낮을 때 발생합니다. 일반적으로 16개의 제어 단어 액세스가 있습니다.

레지스터가 초기화되면 칩 셀렉트 0을 사용하여 RDIMM 메모리에 액세스합니다. 칩 셀렉트 1은 레지스터 초기화 중에만 사용됩니다.

이를 관찰하려면 단일 등급 DDR3 등록 DIMM 구성의 예시 설계 시뮬레이션을 실행하고 신호 파형을 살펴보는 것이 좋습니다.

해결 방법

관련 제품

이 문서는 다음 항목에 적용됩니다. 3 제품

Stratix® IV GX FPGA
Stratix® V GX FPGA
Stratix® III FPGA

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.