문서 ID: 000081389 콘텐츠 형태: 문제 해결 마지막 검토일: 2012-09-11

바쁜 신호가 Arria II GX/GZ, Stratix IV GX/GT 및 Hardcopy GX 장치에서 해제되기 전에 CMU PLL이 보세 구성에서 느슨한 잠금을 해제하는 이유는 무엇입니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

Arria II GX/GZ, Stratix IV GX/GT 및® Hardcopy® GX 장치에서 분주한 신호가 오프셋 취소 과정에서 ALTGX_RECONFIG 해제되기 전에 CMU PLL이 전원이 공급되지 않으면 보세 구성에서 CMU PLL 느슨한 잠금이 나타날 수 있습니다.® CMU PLL은 본딩 구성에서 내부 전압 보정을 위해 전원이 공급됩니다.

pll_locked 신호의 상승 에지만 사용하여 tx_digitalreset 트리거하는 사용자는 영향을 받습니다.

해결 방법은 pll_locked 모니터링하기 전에 ALTGX_RECONFIG 바쁜 신호가 해제될 때까지 기다리는 것입니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 5 제품

Arria® II GX FPGA
Arria® II GZ FPGA
Stratix® IV GT FPGA
HardCopy™ IV GX ASIC 장치
Stratix® IV GX FPGA

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.