문서 ID: 000081406 콘텐츠 형태: 문제 해결 마지막 검토일: 2015-11-01

PCI Express Qsys 예제 설계 재구성 드라이버에 대한 하드 IP에는 연결되지 않은 cal_busy_in 출력 신호가 있습니다.

환경

  • 인텔® Quartus® II 구독 에디션
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    중요 문제

    설명

    Altera provides design examples available in the Quartus Prime or Quartus II installation directories. The Avalon Streaming (Avalon-ST) Qsys example designs include the Transceiver Reconfiguration Controller and the Altera PCIe Reconfig Driver. The cal_busy_in output of the Altera PCIe Reconfig Driver module is unconnected. This signal must be connected for transceiver reconfiguration to work correctly. It is not available in the top-level components of the Qsys system.

    해결 방법

    출력을 cal_busy_in 최상위 수준으로 사용할 수 없으므로 신호, RTL에서 이 신호를 연결해야 합니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® 프로그래밍 가능 장치

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.