문서 ID: 000081413 콘텐츠 형태: 문제 해결 마지막 검토일: 2010-06-01

설계에 유연한 LVDS 기능이 있을 때 공식 검증에서 불일치가 발생할 수 있는 이유는 무엇입니까?

환경

  • 확인
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    Cyclone® 또는 Cyclone II 설계에 유연한 LVDS 기능이 있는 경우, Cadence Conformal LEC 도구로 공식 검증에 불일치가 발생할 수 있습니다. 이 문제는 설계에서 인스턴스화된 LVDS 수신기에 홀수 탈수화 요소가 있을 때 발생합니다.

    Quartus® II 소프트웨어는 이러한 LVDS 기능에 altsyncram 메가기능을 사용합니다. 합성 중에 사용되는 altsyncram 메가기능은 공식 검증을 위한 블랙박스로 취급되지 않으므로 공식 검증 넷리스트 파일(*.vo)에 많은 레지스터가 등록되어 적합 LEC의 황금 및 개정된 넷리스트 간에 불일치가 발생합니다.

    이 문제를 방지하려면 다음 단계를 사용하여 LVDS 기능에 대해 유추되는 altsyncram 엔티티에 대한 블랙박스를 만듭니다.

    1. Quartus II 프로젝트 네비게이터 창에서 해당 altsyncram 기능을 찾습니다.<
    2. 각 모듈에 대해 계층 및 블랙박스 할당 보존을 추가합니다. 예를 들어, 이러한 할당은 quartus II 설정 파일(*.qsf)에서 다음 Tcl 명령을 생성하여 altsyncram_l7v altsyncram 함수를 포함하는 설계를 만듭니다.
    • set_instance_assignment -name PRESERVE_HIERARCHICAL_BOUNDARY FIRM -to | -entity altsyncram_l7v
    • set_instance_assignment -name EDA_FV_HIERARCHY BLACKBOX -to | -entity altsyncram_l7v
    • 디자인을 다시 컴파일합니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    Cyclone® FPGA

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.