문서 ID: 000081415 콘텐츠 형태: 문제 해결 마지막 검토일: 2013-06-13

100G Interlaken IP 코어 사용자 가이드가 ALIGN Register에서 잘못된 비트를 지정합니다.

환경

  • 인텔® Quartus® II 구독 에디션
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    중요 문제

    설명

    100G Interlaken MegaCore 기능 사용자 가이드가 설명합니다. ALIGN 오프셋 0x20 레지스터는 다음과 같습니다.

    • 비트 1: TX 레인이 정렬됩니다.
    • 비트 0: RX 레인이 정렬됩니다.

    그러나 TX 레인 정렬 필드는 실제로 비트 12입니다. 등록되어 있습니다.

    올바른 레지스터 설명은 다음과 입니다.

    • 비트 12: TX 레인이 정렬됩니다.
    • 비트 0: RX 레인이 정렬됩니다.

    이 문제는 100G Interlaken MegaCore 함수에 있습니다. 사용자 안내서 v12.1 및 v12.1 SP1.

    이 레지스터의 다른 모든 비트를 무시해야 합니다. 일부 일반 예약된 비트로 읽지 않으며, 읽기 값은 0. 그러나 레지스터의 비트 [11:1]와 비트 [31:13] ALIGN . 무시해야 합니다.

    해결 방법

    이 문제를 해결하려면 TX 레인 정렬 상태를 읽어보십시오. 레지스터의 ALIGN 비트 12 및 값 무시 비트 0 및 12를 제외한 모든 비트에서.

    이 문제는 100G 버전 13.0에서 해결되었습니다. Interlaken MegaCore 기능 사용자 가이드 (일자 05.06.2013).

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® 프로그래밍 가능 장치

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.