문서 ID: 000081433 콘텐츠 형태: 문제 해결 마지막 검토일: 2011-11-16

시뮬레이션 모델을 생성하지 못하는 Stratix V를 대상으로 하는 설계

환경

  • 인텔® Quartus® II 구독 에디션
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    중요 문제

    설명

    Stratix 대상으로 하는 SDI MegaCore 기능을 사용하는 설계 V 장치가 MegaWizard 플러그인에서 시뮬레이션 모델을 생성하지 못했습니다. 관리자.

    해결 방법

    Stratix V 설계용 시뮬레이션 모델을 생성하려면, 같이:

    1. Quartus II 소프트웨어에서 프로젝트 만들기 MegaWizard 플러그인 관리자를 시작하고
    2. 새로운 사용자 지정 메가 기능 변형을 만들고 원하는 SDI 구성
    3. EDA 탭에서 생성을 끄십시오. 시뮬레이션 모델
    4. 확인을 클릭합니다.
    5. 명령 터미널에서 디렉토리를 프로젝트로 변경합니다. xcvrsdi-Library를 생성하는 폴더 폴더
    6. 다음과 같이 quartus_map 스크립트를 실행합니다.

    Verilog 예: quartus_map .v --simgen --simgen_parameter="CBX_HDL_LANGUAGE=Verilog" --family="Stratix V" VHDL 예: quartus_map .vhd --simgen --simgen_parameter="CBX_HDL_LANGUAGE=Vhdl" --family="Stratix V".vo 또는 vho 파일 을 통해 프로젝트 디렉토리에서 생성됩니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    Stratix® V FPGA

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.