설명
Cyclone® IV GX FPGA 개발 키트의 하드웨어 기본 설정은 SGMII 인터페이스 모드로 설정됩니다. Marvel 88E1111 이더넷 PHY는 RGMII로 Cyclone IV GX 장치를 인터페이스하므로 PHY 장치의 MDIO 레지스터를 통해 인터페이스 설정을 덮어쓰어야 합니다. RGMII 인터페이스 모드로 설정하려면 아래 절차를 따르십시오.
HWCFG_MODE 0xB 쓰기(레지스터 27, bit[3:0])
RGMII 수신 타이밍 제어에 0x1 쓰기(레지스터 20, bit[7])
RGMII 전송 타이밍 제어에 0x1 쓰기(레지스터 20, bit[1])
재설정할 0x1 쓰기(Registe 0, bit[15] , 셀프 클리어링 비트)