중요 문제
이 문제는 DDR2, DDR3 및 LPDDR2 제품에 영향을 미칩니다.
컨트롤러 설정 시 구성 활성화 및 상태 레지스터 인터페이스 가 활성화되고 오류 활성화 감지 및 수정 로직 이 활성화되지 않음, ECC 소프트 로직 그럼에도 불구하고 IP 코어에서 활성화됩니다. 이렇게 하면 추가 결과가 발생합니다. 리소스 사용량 및 컨트롤러의 가능한 fmax를 줄일 수 있습니다.
이 문제에 대한 해결 방법은 다음과 같습니다.
- 텍스트 편집기에서 파일을
alt_mem_ddrx_csr.v엽니다. - alt_mem_ddrx_csr.v 상단 부근에서 변경 CTL_ECC_CSR_ENABLED = 1 ~ CTL_ECC_CSR_ENABLED = 0.
- alt_mem_ddrx_csr.v에서 다음 코드 블록을 찾습니다.
if (!CTL_ECC_CSR_ENABLED)
begin
assign cfg_enable_ecc = 1\'b1; // default value
assign cfg_enable_auto_corr = 1\'b1; // default value
assign cfg_gen_sbe = 0;
assign cfg_gen_dbe = 0;
assign cfg_enable_intr = 1\'b1; // default value
assign cfg_mask_sbe_intr = 0;
assign cfg_mask_dbe_intr = 0;
assign cfg_clr_intr = 0;
assign cfg_mask_corr_dropped_intr=0;
end
코드 블록을 다음으로 변경합니다.
if (!CTL_ECC_CSR_ENABLED)
begin
assign cfg_enable_ecc = 1\'b0; // default value
assign cfg_enable_auto_corr = 1\'b0; // default value
assign cfg_gen_sbe = 0;
assign cfg_gen_dbe = 0;
assign cfg_enable_intr = 1\'b0; // default value
assign cfg_mask_sbe_intr = 0;
assign cfg_mask_dbe_intr = 0;
assign cfg_clr_intr = 0;
assign cfg_mask_corr_dropped_intr=0;
end
�
이 문제는 향후 버전에서 해결됩니다.