문서 ID: 000081497 콘텐츠 형태: 문제 해결 마지막 검토일: 2013-09-25

핸드북 정의 장치 쿼드런트와 Stratix V 장치용 Quartus II 소프트웨어 칩 플래너 지역 클럭 영역 간의 매핑은 무엇입니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

핸드북 정의 장치 쿼드런트와 Stratix® V 장치에 대한 Quartus® II 소프트웨어 칩 플래너 지역 클럭 영역 간의 매핑은 다음과 같습니다.

장치 쿼드런트 1 = 지역 클럭 지역 0
장치 쿼드런트 2 = 지역 클럭 지역 1
장치 쿼드런트 3 = 지역 클럭 지역 3
장치 Quadrant 4 = 지역 클럭 지역 2

해결 방법 이 정보는 향후 버전의 Stratix V 핸드북에 추가됩니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 4 제품

Stratix® V E FPGA
Stratix® V GS FPGA
Stratix® V GT FPGA
Stratix® V GX FPGA

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.