문서 ID: 000081549 콘텐츠 형태: 오류 메시지 마지막 검토일: 2011-10-12

경고: altera_reset_controller.sdc(17)에서 무시된 필터: *|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain*|aclr는 핀과 일치할 수 없습니다.

환경

  • 인텔® Quartus® II 구독 에디션
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    중요 문제

    설명

    Qsys는 OCT 인터페이스가 UniPHY를 사용하는 구성 요소는 내부적으로 연결할 수 없습니다.

    해결 방법

    구성 요소의 OCT 인터페이스를 UniPHY로 제거한 경우, 작업 설계를 갖기 위해서는 내보내기 및 외부 연결이 있어야 합니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    Cyclone® IV FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.