문서 ID: 000081574 콘텐츠 형태: 제품 정보 및 문서 마지막 검토일: 2013-02-25

PCI Express 프로토콜용 트랜시버 REFCLK 핀에 HCSL 표준이 필요할 때 종료 설정을 어떻게 설정해야 합니까?

환경

  • 인텔® Quartus® II 구독 에디션
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    Quartus® II 소프트웨어 버전 9.1은 Stratix® IV 및 Arria® II GX 장치의 트랜시버 REFCLK 핀에 HCSL IO 표준을 설정한 경우 내부 종료를 잘못 활성화합니다. 트랜시버가 PCI Express(PIPE) 기능 모드로 구성된 경우에만 이 IO 표준 옵션을 선택할 수 있습니다.

    해결 방법

    이 문제를 해결하려면 아래 단계를 따라 시계 핀의 외부 종료와 DC 커플링을 사용하십시오.

    1. 프로젝트 .qsf 파일에 다음 과제를 추가합니다.
      set_instance_assignment -name INPUT_TERMINATION OFF -to
    2. 디자인을 다시 컴파일합니다.

    이 문제는 Quartus II 소프트웨어 버전 9.1 SP1부터 해결됩니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 4 제품

    Arria® II FPGA
    Stratix® IV GX FPGA
    Arria® II GX FPGA
    Stratix® IV FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.