문서 ID: 000081583 콘텐츠 형태: 문제 해결 마지막 검토일: 2012-09-11

DDR2 인터페이스가 포함된 Stratix III 디자인을 I/O 분석하는 동안 장치 오류에 캔트 핏 설계가 보고되면 Quartus II 소프트웨어가 디버깅 정보를 제공하지 않는 이유는 무엇입니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

Quartus® II 소프트웨어 버전 7.2 SP2 이상은 근본 원인을 설명하기 위해 하위 오류 메시지를 생성하지 않을 수 있습니다.s of a no-fit error, Fitter의 I/O 분석 단계에서 생성되는 경우.

Fitter는 다음과 같은 정보를 보고해야 합니다.

추가 정보: 전역적으로 1개의 신호를 지역으로 라우팅할 없습니다 9개의 글로벌 신호가 이 지역에 할당되었지만 하드웨어는 9개의 글로벌 신호만 허용합니다.

적합하지 않은 원인은 여러 가지가 있을 수 있습니다. Altera I/O 할당 및 클럭/PLL 사용과 관련하여 모든 설계 지침을 확인할 것을 권장합니다.적합하지 않은 오류의 원인을 디버깅하는 데 문제가 있는 경우, www.Altera.com MySupport를 통해 서비스 요청을 제출하여 Altera 기술 지원팀에 문의할 수 있습니다 .

보고되지 않는 메시지 디버깅 문제는 Quartus II 소프트웨어의 다음 릴리스에서 해결될 예정입니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 1 제품

Stratix® III FPGAs

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.