문서 ID: 000081585 콘텐츠 형태: 문제 해결 마지막 검토일: 2013-09-26

Can I connect the xgmii_rx_clk or xgmii_tx_clk ports to the rx_coreclkin port of the 10GBASE-R PHY IP?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

아니요, xgmii_rx_clk 또는 xgmii_tx_clk 포트를 10GBASE-R PHY IP의 rx_coreclkin 포트에 연결할 수 없습니다.

해결 방법

10GBASE-R PHY IP의 rx_coreclkin 포트를 활성화하면 156.25MHz rx_coreclkin 신호가 IP 외부에서 생성되어야 합니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 8 제품

Stratix® V GX FPGA
Stratix® V GS FPGA
Stratix® V GT FPGA
Arria® V GT FPGA
Arria® V GX FPGA
Arria® V GZ FPGA
Arria® V ST SoC FPGA
Arria® V SX SoC FPGA

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.