문서 ID: 000081642 콘텐츠 형태: 문제 해결 마지막 검토일: 2015-04-28

내 Cyclone V PCIe 디자인에 간헐적인 링크 업 문제가 있는 이유는 무엇입니까?

환경

    인텔® Quartus® II 구독 에디션
BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

Quartus® II 소프트웨어 버전 13.0sp1 이전의 수신기 공통 모드 전압(Vcm)과 Cyclone® V PCI Express® Hard IP 코어의 수신기 신호 감지 전압 임계값(Vth)에 대한 잘못된 설정이 있습니다.  이로 인해 PCIe® 링크가 열차를 연결하거나 최대 차선 폭까지 연결되지 않을 수 있습니다.

해결 방법

1)     다음 INI 변수를 quartus.ini 파일에 추가하여 Vcm 및 Vth에 대한 수동 QSF 설정을 활성화합니다.

ignore_cv_sd_threshold_rule = 켜기

ignore_cv_sd_vcm_sel_rule = 켜짐

2)     다음 디렉토리에 이 quartus.ini 파일을 놓습니다.

/

3)     다음 QSF 할당을 추가하여 Vcm을 0.65V로 설정합니다.

set_instance_assignment -name XCVR_RX_COMMON_MODE_VOLTAGE VTT_0P65V -to

4)     Vth를 설정합니다.

         VCCR/VCCT_GXB 1.1V인 경우 다음 QSF 할당을 추가하여 Vth를 35mV로 설정합니다.

set_instance_assignment -name XCVR_RX_SD_THRESHOLD 4 -to

         VCCR/VCCT_GXB 1.2V인 경우 다음 QSF 할당을 추가하여 Vth를 30mV로 설정합니다.

set_instance_assignment -name XCVR_RX_SD_THRESHOLD 3 -to

 

관련 제품

이 문서는 다음 항목에 적용됩니다. 3 제품

Cyclone® V GT FPGA
Cyclone® V FPGA 및 SoC FPGA
Cyclone® V GX FPGA

1

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어서는 안 됩니다. 이 페이지의 영어 버전과 번역 사이에 모순이 있는 경우 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.