문서 ID: 000081751 콘텐츠 형태: 오류 메시지 마지막 검토일: 2013-05-07

오류(175020): 지역(X, Y)에서 (X, Y)에 대한 PLL 출력 카운터의 잘못된 제약 조건: 지역에 유효한 위치가 없습니다. 오류(177013): PLL 출력 카운터 출력에서 대상 이중 지역 클록 드라이버로 라우팅할 수 없습니다.

환경

  • 인텔® Quartus® II 소프트웨어
  • UniPHY 인텔® FPGA IP 탑재 DDR3 SDRAM 컨트롤러
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    Cyclone® V SoC 및 Arria® V SoC 장치에서 UniPHY 기반 메모리 컨트롤러를 컴파일할 때 아래와 같은 Fitter 오류가 발생할 수 있습니다. 이 오류는 FPGA 장치가 칩의 특정 부분에 이중 지역 클럭을 가지고 있지 않기 때문에 발생합니다.

    오류(175020): 지역(X, Y)에서 (X, Y)에 대한 PLL 출력 카운터의 잘못된 제약 조건: 지역에 유효한 위치가 없습니다오류(177013): 대상이 잘못된 지역에 있기 때문에 PLL 출력 카운터 출력에서 대상 이중 지역 클록 드라이버로 라우팅할 수 없습니다.

    해결 방법

    해결 방법은 pll_avl_clk, pll_config_clk 및 pll_addr_cmd_clk 이중 지역 시계에서 지역 시계로 변경하는 것입니다. QSF 파일을 다음과 같이 엽니다.

    보낸 사람:
    set_instance_assignment -name GLOBAL_SIGNAL "DUAL-REGIONAL CLOCK" -to if0|pll0|pll_addr_cmd_clk
    set_instance_assignment -name GLOBAL_SIGNAL "DUAL-REGIONAL CLOCK" -to if0|pll0|pll_avl_clk
    set_instance_assignment -name GLOBAL_SIGNAL "DUAL-REGIONAL CLOCK" -to if0|pll0|pll_config_clk

    받는 사람:
    set_instance_assignment -name GLOBAL_SIGNAL "REGIONAL CLOCK" -to if0|pll0|pll_addr_cmd_clk
    set_instance_assignment -name GLOBAL_SIGNAL "REGIONAL CLOCK" -to if0|pll0|pll_avl_clk
    set_instance_assignment -name GLOBAL_SIGNAL "REGIONAL CLOCK" -to if0|pll0|pll_config_clk

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 6 제품

    Arria® V ST SoC FPGA
    Arria® V SX SoC FPGA
    Cyclone® V SX SoC FPGA
    Cyclone® V SE SoC FPGA
    Cyclone® V FPGA 및 SoC FPGA
    Cyclone® V ST SoC FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.