중요 문제
설명
50G Interlaken IP 코어 예시 설계에서 테스트벤치
50G에서 인터리브 버스트에서 전송하는 패킷을 생성합니다.
Interlaken IP 코어 TX 사용자 데이터 전송 인터페이스. 현재,
testbench는 신호를 주장하지 않고 패킷을 보냅니다. itx_sop
새 채널에서 버스트 시작 시. (테스트벤치는
첫 번째 itx_sop 시작 시 신호를 어설션합니다.
IP 코어에 대한 입력에서 데이터가 폭발하지만 후속 버스트 시작 시에는 그렇지 않습니다.
또한 패킷 시작 주기여야 하는 사이클). 첫 번째 시계
새 채널의 시작 데이터 주기는 패킷 시작이어야 합니다.
사이클이지만 50G Interlaken IP 코어에 대한 입력은 이를 무시합니다.
사실.
해결 방법
이 문제는 설계에 영향을 미치지 않습니다. 그러나 설계해서는 안 됩니다.
사용자가 관찰하는 동작으로 itx_sop 시스템을
테스트벤치에 있습니다.
이 문제는 50G Interlaken 버전 13.0 SP1에서 해결되었습니다. MegaCore 기능 테스트벤치.