문서 ID: 000081809 콘텐츠 형태: 문제 해결 마지막 검토일: 2013-02-11

EMIF 디버그 툴킷 보고서 마진이 비트 기간보다 큽

환경

    인텔® Quartus® II 구독 에디션
BUILT IN - ARTICLE INTRO SECOND COMPONENT

중요 문제

설명

이 문제는 DDR2, DDR3, LPDDR2, QDR II, RLDRAM II, 및 RLDRAM 3 제품.

EMIF 디버그 툴킷은 교정 마진이 더 크다고 보고합니다. 메모리 인터페이스 비트 기간보다 낫습니다. 이 상황은 때문에 발생합니다. 툴킷에 보고된 지연 체인 단계 크기가 실제 지연 체인 단계 크기입니다. 여백, 숫자의 관점에서 지연 탭(여백을 구분하여 계산할 수 있는) 지연 체인 단계 크기)는 여전히 정확합니다.

해결 방법

이 문제의 해결 방법은 마진을 수동으로 삭제하는 것입니다. 툴킷에 20% 보고되었습니다.

이 문제는 향후 릴리스에서 해결될 것입니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 1 제품

인텔® 프로그래밍 가능 장치

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.