문서 ID: 000081811 콘텐츠 형태: 제품 정보 및 문서 마지막 검토일: 2014-11-28

EPCQ256 장치의 전체 메모리 공간을 처리하기 위해 Arria®V, Cyclone®V 및 Stratix® V용 altremote_update의 data_in[23..0] 포트에 애플리케이션 이미지 부팅 주소를 쓰려면 어떻게 해야 합니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

Arria®V, Cyclone®V, Stratix®V 장치의 원격 업데이트 회로망은 24비트 주소지정만 처리할 수 있습니다. EPCS128 또는 EPCQ128과 같은 구성 장치 및 24비트 주소 지정을 사용하는 더 작은 밀도 구성 장치의 경우 24비트 PGM[23:0] 필드는 활성 직렬 시작 주소의 모든 24비트에 해당합니다. 그러나 32비트 주소지정을 사용하는 EPCQ256 장치의 경우 PGM[23:0] 필드는 활성 직렬 시작 주소의 24MSB에 해당합니다. 따라서 32비트 주소는 {pgm[23:0], 8'b0}이 됩니다.

해결 방법

Quartus® II 소프트웨어 버전 13.0 이하의 altremote_update 모듈에서 data_in[] 버스는 24비트 폭입니다. 따라서 EPCQ256 디바이스의 경우 공장 이미지 중에 애플리케이션 이미지 부트 주소를 쓸 때 가장 낮은 8LSB를 잘라야 합니다.

예를 들어 부팅 주소가 0x00020000이면 메가 함수의 data_in[23..0]으로 0x000200 설정해야 합니다.

예를 들어 부팅 주소가 0x01C00000이면 메가 함수의 0x01C000 data_in[23..0]으로 설정해야 합니다.

Quartus II 소프트웨어 버전 13.1 이상에서 data_in[] 버스 폭은 다음과 같습니다.

• 3바이트 주소 지정 구성 장치(예: EPCS128) 사용 시 24비트 버스 폭.

• 4바이트 주소 지정 구성 장치(예: EPCQ256) 사용 시 32비트 버스 폭.

따라서 Quartus II 소프트웨어 버전 13.1 이상에서는 공장 이미지 중에 애플리케이션 이미지 부트 주소를 쓸 때 더 이상 가장 낮은 8LSB를 자를 필요가 없습니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 13 제품

Stratix® V E FPGA
Cyclone® V SE SoC FPGA
Cyclone® V GT FPGA
Stratix® V GX FPGA
Stratix® V GS FPGA
Arria® V GZ FPGA
Arria® V SX SoC FPGA
Cyclone® V GX FPGA
Stratix® V GT FPGA
Cyclone® V ST SoC FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
Arria® V GT FPGA

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.