문서 ID: 000081845 콘텐츠 형태: 오류 메시지 마지막 검토일: 2013-12-11

오류(11924년): 은행에서 VCCIO 설정이 충돌합니다.

환경

  • 인텔® Quartus® Prime 디자인 소프트웨어
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    Quartus® II 소프트웨어 버전 13.1의 문제로 인해 VCCIO가 2.5V 미만인 은행에서 차등 입력 또는 양방향 핀을 할당할 때 이 오류 메시지가 표시됩니다.

    전체 오류 메시지의 예는 다음과 같습니다.


    오류(11924년): 은행 \'8D\'가 VCCIO 설정이 충돌합니다.
    오류(11928년): I/O 표준 차등 1.5-V SSTL 클래스 I가 포함된 \'pin_name\'가 은행 내로 제한되었습니다 \'8D\'
    정보(11929): \'1.5V\'는 유효한 VCCIO 값입니다.
    오류(11928년): I/O 표준 LVDS가 포함된 \'pin_name\'가 은행 내로 제한되었습니다\'8D\'
    정보(11929): \'2.5V\'는 유효한 VCCIO 값입니다.
    오류(11802년): 장치에서 설계에 맞지 않음

    해결 방법

    Quartus® II 소프트웨어 버전 13.1에 대한 이 문제를 해결하기 위해 패치를 사용할 수 있습니다. 아래 링크에서 패치 0.07을 다운로드하고 설치하십시오.

    Windows용 Quartus II 소프트웨어 버전 13.1 패치 0.07 다운로드

    Linux용 Quartus II 소프트웨어 버전 13.1 패치 0.07 다운로드

    Quartus II 소프트웨어 버전 13.1 패치 0.07에 대한 읽기

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 15 제품

    Cyclone® V SE SoC FPGA
    Cyclone® V ST SoC FPGA
    Arria® V ST SoC FPGA
    Arria® V GX FPGA
    Arria® V GT FPGA
    Cyclone® V E FPGA
    Stratix® V E FPGA
    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA
    Stratix® V GX FPGA
    Arria® V GZ FPGA
    Cyclone® V GX FPGA
    Stratix® V GT FPGA
    Stratix® V GS FPGA
    Arria® V SX SoC FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.