문서 ID: 000081916 콘텐츠 형태: 문제 해결 마지막 검토일: 2014-06-30

Arria V 트랜시버 네이티브 PHY IP 코어 PLL 메가 기능의 "PLL 기본 데이터 속도" 오류

환경

  • 인텔® Quartus® II 구독 에디션
  • PLL
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    중요 문제

    설명

    Arria® V 트랜시버의 12.1 Quartus® II 소프트웨어 릴리스 네이티브 PHY IP 코어, 메가 기능 생성 설계 파일 디스플레이 기본 위상 잠금 루프(PLL) 기본 데이터 속도는 1250Mbps입니다. GUI의 "PLL 기본 데이터 속도" 사용자 구성입니다.

    해결 방법

    이 문제는 13.0 Quartus II 소프트웨어 릴리스에서 해결되었습니다.

    12.1 Quartus II 소프트웨어 릴리스에서 이 문제를 해결하려면, GUI의 "참조 클럭 주파수" 값을 기본값 "125.0 MHz"를 생성하기 전에 적어도 한 번은 다른 값으로 IP 코어 메가 기능.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    Arria® V FPGA 및 SoC FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.