문서 ID: 000081919 콘텐츠 형태: 문제 해결 마지막 검토일: 2015-06-16

UniPHY IP가 있는 Arria V QDR II 및 QDRII SRAM 컨트롤러에 CQn 클럭 신호가 누락된 이유는 무엇입니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명 Arria® V 아키텍처는 상호 보완적인 CQ 클럭을 지원하지 않습니다. 대신, CQ 클럭의 두 가장자리는 읽기 데이터를 캡처하는 데 사용됩니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 5 제품

Arria® V FPGA 및 SoC FPGA
Arria® V GX FPGA
Arria® V GT FPGA
Arria® V ST SoC FPGA
Arria® V SX SoC FPGA

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.