문서 ID: 000081945 콘텐츠 형태: 제품 정보 및 문서 마지막 검토일: 2015-04-15

PCI Express용 하드 IP에서 VSEC 레지스터를 어떻게 사용할 수 있습니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

다음은 VSEC 레지스터 사용 구현을 위한 프레임워크입니다.

해결 방법

1) 내부 RAM을 사용하여 FPGA 패브릭에 VSEC 메모리를 설정합니다.

2) 에서 Altera® 공급업체별(VSEC) 확장 기능 헤더 (오프셋 0x200), 비트 설정 [31:20]0x400(HardIP용 예약 공간, 기타 예약된 위치도 있음)

3) 범위를 대상으로 하는 TLP 디코딩 0x400 플러스() 새로운 VSEC 기능에 필요한 메모리 크기

4) VSEC 메모리가 응용 프로그램 레이어 로직을 통해 디코딩 및 인코딩되었는지 확인합니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 16 제품

Cyclone® V GX FPGA
인텔® Arria® 10 GT FPGA
인텔® Arria® 10 GX FPGA
인텔® Arria® 10 SX SoC FPGA
Arria® V GT FPGA
Arria® V GX FPGA
Arria® V GZ FPGA
Arria® V ST SoC FPGA
Arria® V SX SoC FPGA
Stratix® V GS FPGA
Stratix® V GT FPGA
Stratix® V GX FPGA
Cyclone® V GT FPGA
Cyclone® V SE SoC FPGA
Cyclone® V ST SoC FPGA
Cyclone® V SX SoC FPGA

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.