문서 ID: 000081961 콘텐츠 형태: 문제 해결 마지막 검토일: 2013-12-31

V GX ES 장치에서 4Gbps 이상의 데이터 속도에 대한 CMU PLL의 동적 재구성을 수행할 때 추가 요구 사항이 Arria 있습니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT

중요 문제

설명

예, V GX ES 장치 Arria®에서 CMU PLL을 4Gbps 이상의 데이터 속도로 동적으로 재구성할 때는 재구성 시퀀스를 완료하기 위해 추가 트랜잭션을 실행해야 합니다.

다음 의사 코드는 재구성 컨트롤러 관리 인터페이스에 필요한 추가 트랜잭션 시퀀스의 예를 제공합니다.

  1. write_reg(0x030, 5); CMU PLL ie 5의 논리적 주소를 선택합니다.
  2. write_reg(0x033, 0); 주소 등록에 0 쓰기
  3. write_reg(0x034, 0); 데이터 레지스터에 0 쓰기
  4. write_reg(0x032, 1); 트리거 쓰기 작업

CMU PLL을 4Gbps 이상의 데이터 속도 이상으로 작동할 때 다른 요구 사항은 Arria V ES Errata 를 참조하십시오.

이 추가 시퀀스는 Arria V GX 생산 장치에 필요하지 않습니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 2 제품

Arria® V FPGA 및 SoC FPGA
Arria® V GX FPGA

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어서는 안 됩니다. 이 페이지의 영어 버전과 번역 사이에 모순이 있는 경우 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.