문서 ID: 000082003 콘텐츠 형태: 문제 해결 마지막 검토일: 2013-10-01

Stratix IV 핀 연결 지침: 알려진 문제

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

문제 137246: 버전 1.8

JTAG 연결이 사용되지 않을 경우, 사용자는 1k 저항기를 통해 TDI 핀을 VCCPD에 연결 하고, TMS를 1k 저항기를 통해 VCCPD에 연결하고, TRST 핀을 GND에 묶고 TDO를 연결하지 않은 상태로 두어야 합니다.

 

 

 

해결 방법

 

관련 제품

이 문서는 다음 항목에 적용됩니다. 3 제품

Stratix® IV E FPGA
Stratix® IV GT FPGA
Stratix® IV GX FPGA

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.