설명
Stratix 핸드북 버전 3.1, 2004년 9월, 플립칩 패키지 테이블의 PLL[5, 6, 11, 12] 핀에 대한 Stratix 최대 출력 클럭 속도는 모든 Stratix 속도 등급에 대해 최대 출력 클럭 속도를 500MHz로 나열합니다. -5 속도 등급 표에 대한 향상된 PLL 사양은 fout_ext(외부 클럭의 최대 출력 주파수) 매개변수를 526MHz로 표시합니다.
그 이유는 향상된 PLL이 전용 클럭 출력 핀을 구동할 때 최대 출력 클럭 속도가 526MHz이기 때문입니다. 이 최대 출력 클럭 속도는 PLL_OUT 핀 및 장치 패키지에 사용되는 I/O 표준에 따라 더욱 제한됩니다. 예를 들어 플립칩 패키지의 경우 최대 LVDS 출력 클럭 속도는 -5 속도 등급 장치의 경우 500MHz입니다. 와이어 본드 패키지의 경우 최대 LVDS 출력 클럭 속도는 -5 속도 등급 장치의 경우 311MHz입니다.
그 이유는 향상된 PLL이 전용 클럭 출력 핀을 구동할 때 최대 출력 클럭 속도가 526MHz이기 때문입니다. 이 최대 출력 클럭 속도는 PLL_OUT 핀 및 장치 패키지에 사용되는 I/O 표준에 따라 더욱 제한됩니다. 예를 들어 플립칩 패키지의 경우 최대 LVDS 출력 클럭 속도는 -5 속도 등급 장치의 경우 500MHz입니다. 와이어 본드 패키지의 경우 최대 LVDS 출력 클럭 속도는 -5 속도 등급 장치의 경우 311MHz입니다.