문서 ID: 000082098 콘텐츠 형태: 문제 해결 마지막 검토일: 2018-11-22

BAR0에서 BAR5까지의 '크기' 매개변수는 기본적으로 PCI Express* 버전 18.0용 인텔® Arria® 10 또는 인텔® Cyclone® 10GX Avalon®-MM 인터페이스로 설정되는 이유는 무엇입니까?

환경

    인텔® Quartus® Prime Pro Edition
    PCI Express*용 인텔® Arria® 10 Cyclone® 10 하드 IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

PCI Express* 버전 18.0용 인텔® Arria® 또는 인텔® Cyclone® 10GX Avalon®-MM 인터페이스의 문제로 인해 BAR0에서 BAR5까지의 '크기' 매개변수는 읽기만 하고 기본적으로 4로 설정됩니다.

해결 방법

이 문제를 해결하려면 설계를 인텔® Arria® 마이그레이션하거나 PCI Express* 버전 18.1용 10GX Avalon®-MM 인터페이스를 인텔® Cyclone®.

관련 제품

이 문서는 다음 항목에 적용됩니다. 2 제품

인텔® Arria® 10 GX FPGA
인텔® Cyclone® 10 GX FPGA

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어서는 안 됩니다. 이 페이지의 영어 버전과 번역 사이에 모순이 있는 경우 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.