설명
Quartus® II 소프트웨어 릴리스 14.1의 문제로 인해 PCI Express용 인텔® Arria® 10 하드 IP에 대한 일부 제약 조건이 누락되었습니다.
신호 pld_clk_inuse_hip_sync 경로는 거짓 경로로 설정할 수 있습니다.
해결 방법
이 문제를 해결하려면 derive_pll_clocks 지시문 이후에 최상위 제약 조건(.sdc) 파일에 다음 제약 조건을 추가하십시오.
# HIP 창자 핀 SDC 제약 조건
set_false_path -에서 [get_pins -compatibility_mode *hip_ctrl*]
set_false_path -에서 [get_pins -compatibility_mode *altpcie_a10_hip_pipen1b:altpcie_a10_hip_pipen1b|altpcie_rs_a10_hip:g_soft_reset.altpcie_rs_a10_hip|hiprst*]
set_false_path -to [get_registers *altpcie_a10_hip_pipen1b|pld_clk_inuse_hip_sync]
set_false_path -에서 [get_pins -compatibility_mode *|*reset_status_sync_pldclk_r*]
set_false_path -에서 [get_registers *altpcie_256_sriov_dma_avmm_hwtcl:apps|altpcierd_hip_rs:rs_hip|app_rstn]