문서 ID: 000082222 콘텐츠 형태: 제품 정보 및 문서 마지막 검토일: 2018-09-26

MAC 없이 PCS FEC 상태로 구성된 이더넷 FPGA IP용 Stratix® 10 E-Tile 하드 IP를 사용할 때 로컬 오류 상태와 유효한 RX 데이터의 차이를 어떻게 알 수 있습니까?

환경

  • 인텔® Quartus® Prime Pro Edition
  • 이더넷
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    Quartus® Prime 소프트웨어 버전 18.1 이하의 문제로 인해 MAC 없이 PCS FEC 상태로 구성된 경우 신호 o_rx_pcs_fully_aligned 가 이더넷 FPGA IP용 Stratix® 10 E-Tile 하드 IP 외부에 노출되지 않습니다.

    해결 방법

    이 문제를 해결하려면 사용자가 올바르게 로컬 오류 조건을 확인하기 위해 RX MII 포트를 디코딩해야 합니다. 아래 의사 코드 조각은 이러한 디코더를 보여 줍니다.

    (mii_data == 0x9C000001) (

    • mii_data(RX)에서 수신된 로컬 오류 패턴

    • TX 직렬 데이터에서 원격 오류가 예상됩니다.

    )

    그렇지 않으면 (mii_data != 0x9C000001 && mii_valid==1)

    • mii_data은 유효한 XGMII 블록입니다.

    그렇지 않으면 (mii_data != 0x9C000001 && mii_valid==0)

    • 유효한 XGMII 데이터가 아니므로 mii_data 무시

    엔디프

    이 문제는 Quartus® Prime 소프트웨어의 향후 릴리스에서 해결될 예정입니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® Stratix® 10 TX FPGA

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.