문서 ID: 000082373 콘텐츠 형태: 문제 해결 마지막 검토일: 2018-11-14

인텔® Stratix® 10TX 또는 MX 장치 E-Tile Native PHY IP에서 빠른 파이프라인 레지스터가 활성화될 때 인텔® Quartus® Prime 소프트웨어 버전 18.1 및 이전 컴파일 흐름이 루트 단계에 몇 시간 동안 고정되는 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    인텔® Quartus® Prime 소프트웨어 버전 18.1 이전의 문제로 인해 인텔 Stratix 10TX 또는 MX 장치 E-Tile Native PHY IP에서 빠른 파이프라인 레지스터가 활성화될 때 컴파일 흐름이 루트 단계에 몇 시간 동안 갇혀 있을 수 있습니다. 컴파일 흐름은 결국 코어에서 주변 장치 및 코어 경로 주변 장치까지의 몇 가지 보류 시간 위반으로 완료될 수 있습니다.

    해결 방법

    이 문제를 해결하려면 인텔 Stratix 10TX 또는 MX 장치 E-Tile Native PHY IP의 "코어 인터페이스" 탭에서 "TX 빠른 파이프라인 레지스터 활성화"와 "RX 빠른 파이프라인 레지스터 활성화" 옵션을 선택 취소합니다.

    이 문제는 Quartus Prime 소프트웨어의 향후 버전에서 해결됩니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 2 제품

    인텔® Stratix® 10 MX FPGA
    인텔® Stratix® 10 TX FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.