문서 ID: 000082380 콘텐츠 형태: 문제 해결 마지막 검토일: 2018-06-29

인텔® Arria® 10 PCI* Express Hard IP를 사용할 때 다중 메시지 활성화를 설정할 때 메시지 데이터 할당 벡터(0x05c)를 MSI 기능 구조에 쓸 수 없는 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime Pro Edition
  • PCI Express*용 인텔® Arria® 10 Cyclone® 10 하드 IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    중요 문제

    설명

    인텔® Arria® 10 FPGAs 다중 메시지 활성화를 설정할 때 할당된 PCIe* 메시지 데이터 벡터 비트를 쓸 수 없습니다.

    예를 들어, 다중 메시지 활성화가 3'b010으로 설정되고 32'hFFFFFFFF가 구성 공간 메시지 데이터 필드에 기록되고 사용자 인터럽트 입력이 모두 0인 경우 소프트웨어는 32'hFFFFFFFC만 읽을 수 있습니다.

    이 문제는 인텔® Arria® 10 하드 IP에서 생성한 MSI 패킷이 여전히 정확하기 때문에 사소한 버그입니다.

     

    해결 방법

    이 문제를 해결할 계획은 없습니다. 설계는 다중 메시지 활성화가 설정될 때 SW에서 할당된 메시지 데이터 벡터 비트를 항상 읽을 수 없다는 것을 알고 있어야 합니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® Arria® 10 FPGA 및 SoC FPGA

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.