문서 ID: 000082421 콘텐츠 형태: 문제 해결 마지막 검토일: 2012-09-11

레거시 엔드포인트로 구성될 때 PCI Express Megawizard GUI용 IP 컴파일러에서 PCIe I/O BAR 크기가 4kBytes로 제한되는 이유는 무엇입니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명 PCI에 따르면® 3.0 기본 사양, I/O 공간은 I/O 베이스 주소 레지스터당 256바이트 이상을 소비해서는 안 되며, 16비트 I/O 시스템을 위한 장치의 경우 I/O 베이스 주소 레지스터의 상위 16비트가 0으로 하드와이어됩니다.  I/O 공간은 일반적으로 단일 dword 액세스로 주변 장치를 제어하는 데 사용되므로 사용자는 일반적으로 이 목적을 위해 대형 I/O 메모리 맵을 할당할 필요가 없습니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 1 제품

Stratix® IV GX FPGA

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.