문서 ID: 000082424 콘텐츠 형태: 오류 메시지 마지막 검토일: 2014-04-14

Qsys에서 하드 메모리 컨트롤러를 생성할 때 오류가 발생할 수 있습니다.

환경

  • 인텔® Quartus® II 구독 에디션
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    중요 문제

    설명

    이 문제는 하드를 사용하는 DDR2 및 DDR3 인터페이스에 영향을 미칩니다. Arria V 또는 Cyclone V 장치의 메모리 컨트롤러.

    Qsys를 사용하여 Arria V 또는 외부 Cyclone V를 생성할 때 메모리 컨트롤러, 다음 오류 메시지가 발생할 수 있습니다. Quartus II 피터 단계 중:

    Error (15332): Port SHIFTEN of cyclonev_pll_reconfig ":|_pll0:pll0|pll1~PLL_RECONFIG" has 10 connections, but the maximum bus width of port SHIFTEN is 9..

    도관 시 pll_sharing 오류 메시지가 발생합니다. 외부 메모리 인터페이스가 최상위 도관에 노출됨 Qsys에서.

    Qsys는 현재 잘못된 경고를 발행하여 귀하에게 pll_sharing 도관을 최상위 포트로 내보냅니다. 도관을 내보내면 이러한 신호가 발생하지 않습니다. 최상위 레벨에 할당되어 있기 때문에 피터가 올바르게 트리밍했습니다. 핀. 그런 다음 피터 오류가 발생합니다.

    해결 방법

    이 문제의 해결 방법은 Qsys 경고를 무시하는 것입니다. 도관을 최상위 포트로 내보내지 않습니다. 피터 오류 그런 다음 발생해서는 안 됩니다.

    자세한 내용은 다음 기술 을 참조하십시오. 기본 솔루션:

    pll_sharing 도관에 대한 Qsys 경고가 표시되는 이유는 무엇입니까? PLL 공유 모드 옵션이 UniPHY에서 \'공유 없음\'으로 설정된 경우 메가코어 설정?

    이 문제는 향후 버전에서 수정됩니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 2 제품

    Arria® V FPGA 및 SoC FPGA
    Cyclone® V FPGA 및 SoC FPGA

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.