문서 ID: 000082428 콘텐츠 형태: 오류 메시지 마지막 검토일: 2012-08-14

오류(169026): 핀 oct_rzqin I/O 은행 {bank}와 호환되지 않습니다. VCCIO 요구 사항이 1.35V인 I/O 표준 SSTL-135를 사용합니다. 요구 사항은 VCCIO 2.5V를 사용하는 은행의 VCCIO 설정 또는 기타 출력 또는 양방향 핀과 호환되지 않습니다.

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

이 오류는 UniPHY 기반 컨트롤러 IP를 사용하여 DDR3L SDRAM 인터페이스를 구현하려는 경우 발생할 수 있습니다. DDR3L SDRAM 인터페이스는 SSTL-1.35V I/O 표준을 사용하며, oct_rzq 핀에는 SSTL-1.35V I/O 표준도 필요합니다.

오류(169026): 핀 oct_rzqin I/O 은행 {bank}와 호환되지 않습니다. VCCIO 요구 사항이 1.35V인 I/O 표준 SSTL-135를 사용합니다.  이 요구 사항은 VCCIO 2.5V를 사용하여 은행의 VCCIO 설정 또는 은행의 다른 출력 또는 양방향 핀과 호환되지 않습니다.

해결 방법

프로젝트 QSF 파일에서 수동으로 다음 과제를 수행합니다.

set_instance_assignment -name IO_STANDARD "SSTL-135" -to oct_rzqin

관련 제품

이 문서는 다음 항목에 적용됩니다. 4 제품

Stratix® V E FPGA
Stratix® V GX FPGA
Stratix® V GS FPGA
Stratix® V GT FPGA

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.