문서 ID: 000082438 콘텐츠 형태: 문제 해결 마지막 검토일: 2013-07-29

Verilog HDL 오류 <location>: 인덱스 <number> 선언된 범위를 벗어날 수 없습니다[<number>:<number>] 벡터용 "<name>"</name></number></number></number></location>

환경

  • 인텔® Quartus® II 구독 에디션
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    Quartus® II 소프트웨어 버전 13.0 이전의 문제로 인해 MegaWizard™ Plug-In Manager로 생성된 LPM_DECODE 메가 기능이 잘못되어 합성 중에 위의 오류가 발생할 수 있습니다. 예를 들어, 8비트 입력 폭이 있는 LPM_DECODE 메가 기능으로 값 122, 123, 124 및 125의 값을 디코딩하도록 구성된 신호 sub_wire0 가 잘못 선언됩니다 [7:0].

    해결 방법

    이 문제를 해결하려면 신호 선언을 다음으로 수동으로 변경합니다.

    wire [255:0] sub_wire0;

    이 문제는 Quartus II 소프트웨어 버전 13.0 SP1부터 해결됩니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® 프로그래밍 가능 장치

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.