문서 ID: 000082525 콘텐츠 형태: 문제 해결 마지막 검토일: 2012-09-12

ncelab: *E,CFEPLM: 외국 모듈 포트 * 모드는 엔티티/구성 요소의 포트/신호와 연관되어야 ALTPCIE_AV_HIP_AST_HWTCL

환경

  • 인텔® Quartus® II 구독 에디션
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    Quartus II 소프트웨어 문제로 인해 V 하드 IP를 Arria PCIe VHDL 시뮬레이션 코드를 사용하여 ncsim 시뮬레이션의 정교화 과정에서 이 오류가 나타날 수 있습니다.

    이 오류를 방지하려면 VHDL 형식 대신 Verilog 언어 형식으로 Arria V PCIe 시뮬레이션 모델을 생성해야 합니다.

    이 문제는 Quartus II 소프트웨어의 향후 릴리스에서 해결될 예정입니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 2 제품

    Arria® V GT FPGA
    Arria® V GX FPGA

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.