문서 ID: 000082527 콘텐츠 형태: 문제 해결 마지막 검토일: 2018-06-18

이더넷(10G/25G)용 인텔® Stratix® 10개의 E-타일 하드 IP가 1초 > TX Timestamp 오류인 이유는 무엇입니까?

환경

    인텔® Quartus® Prime Pro Edition
    25G 이더넷 인텔® FPGA IP
    저지연 이더넷 10G MAC 인텔® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT

중요 문제

설명

인텔® Quartus® Prime Pro 버전 18.0 이전의 문제로 인해 이더넷용 인텔® Stratix® 10 E-tile Hard IP(10G/25G)는 때때로 예상보다 1초 더 큰 TX 타임스탬프를 발행합니다. 이로 인해 TX 타임스탬프에서 1초의 부정확한 오류가 발생합니다.

해결 방법

이 문제에 대한 가능한 작업은 TX 타임스탬프를 하루 중 시간(ToD)과 비교한 다음 타임스탬프가 ToD보다 1초 더 큰 경우 1초를 빼는 것입니다.

이 문제는 인텔® Quartus® Prime 소프트웨어의 다음 릴리스에서 해결될 예정입니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 3 제품

인텔® Stratix® 10 FPGA 및 SoC FPGA
인텔® Stratix® 10 MX FPGA
인텔® Stratix® 10 TX FPGA

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.