문서 ID: 000082534 콘텐츠 형태: 제품 정보 및 문서 마지막 검토일: 2019-05-13

PCS(528,514)RSFEC 또는 PCS(544,514)RSFEC IP를 사용하여 100G 모드에서 이더넷 인텔® FPGA IP 위한 인텔® Stratix® 10개의 E-Tile Hard IP를 사용할 때 정렬 손실을 어떻게 결정합니까?

환경

  • 인텔® Quartus® Prime Pro Edition
  • 이더넷
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    중요 문제

    설명

    현재 PCS(528,514)RSFEC 또는 PCS(544,514)RSFEC IP가 있는 100G 모드에서 정렬 손실을 나타내는 경우 이더넷 인텔® FPGA IP 인텔® Stratix® 10개의 E-타일 하드 IP에 노출된 포트가 없습니다.

    해결 방법

    인텔® Quartus® Prime Software v18.1.1에서 수정되었습니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 2 제품

    인텔® Stratix® 10 MX FPGA
    인텔® Stratix® 10 TX FPGA

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.