문서 ID: 000082583 콘텐츠 형태: 문제 해결 마지막 검토일: 2011-10-24

마스터보다 더 넓은 슬레이브가 Qsys(Beta)에 대한 버스트 트랜잭션 중 불법 바이트 활성화 조합을 받을 수 있습니다.

환경

  • 인텔® Quartus® II 구독 에디션
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    중요 문제

    설명

    마스터보다 더 넓은 슬레이브가 불법 바이트 활성화를 받을 수 있습니다. 버스트 트랜잭션 중 조합.

    해결 방법

    버스트 마스터가 정렬된 액세스 수행을 수행했는지 확인합니다. 슬레이브 단어 크기로. 예를 들어, 32비트 마스터가 액세스하는 경우 128비트 슬레이브를 사용하여 마스터가 오프셋에 액세스하도록 합니다. 16바이트의 배수인 슬레이브 주소 공간.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® 프로그래밍 가능 장치

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.