문서 ID: 000082668 콘텐츠 형태: 문제 해결 마지막 검토일: 2018-09-12

이더넷 인텔® FPGA IP 인텔® Stratix® 10 FPGA E-타일 하드 IP를 사용할 때, 오버사이즈 프레임 스트리핑으로 인해 잘못된 프레임이 사용자 논리에 표시될 수 있습니다.

환경

  • 인텔® Quartus® Prime Pro Edition
  • 이더넷
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    중요 문제

    설명

    이더넷 인텔® FPGA IP RX MAC용 E-tile Hard IP가 프레임 크기 >= 65536을 수신하고 enforce_max_frame_size 활성화되면 RX MAC에서 사용자 로직까지의 프레임 출력이 max_rx_frame_size 설정에서 지정한 프레임 크기로 잘립니다. 두 번째 유효하지 않은 프레임은 RX MAC에서 바이트-65536부터 초대형 프레임 끝까지 사용자 로직으로 출력됩니다.

    해결 방법

    이 errata 문제에 대한 해결 방법이나 수정은 제공되지 않습니다.

    이 문제는 인텔® Quartus® Prime Software의 향후 릴리스에서 해결될 예정입니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 3 제품

    인텔® Stratix® 10 TX FPGA
    인텔® Stratix® 10 FPGA 및 SoC FPGA
    인텔® Stratix® 10 MX FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.