FPGA 구성에서 경고 메시지(19238년)와 오류 메시지(19192)를 이더넷 인텔® FPGA IP 예시 설계용 인텔® Stratix® 10 E-tile Hard IP로 받는 이유는 무엇입니까?

인텔® Stratix® 10TX 신호 무결성 개발 키트를 대상으로 하는 이더넷 인텔® FPGA IP 예시 설계에 대한 인텔® Stratix® 10개의 E-타일 하드 IP에 문제가 발생하여 다음 경고 및 오류 메시지로 FPGA 구성이 실패합니다.

경고 메시지(19238년): "VID 장치에 대한 불완전한 전원 관리 설정"

오류 메시지(19192): "VID 부품에 전원 관리 설정이 적절하게 설정되지 않음"

이 문제를 해결하려면 필요한 SmartVID Quartus 설정 파일(.qsf) 할당을 /hardware_test_design/alt_ehipc3.qsf 파일에 추가하여 FPGA 구성 실패를 방지합니다.

set_global_assignment -name USE_PWRMGT_SCL SDM_IO14

set_global_assignment -name USE_PWRMGT_SDA SDM_IO11

set_global_assignment -name VID_OPERATION_MODE "PMBUS MASTER"

set_global_assignment -name PWRMGT_BUS_SPEED_MODE "400 KHZ"

set_global_assignment -name PWRMGT_SLAVE_DEVICE_TYPE 기타

set_global_assignment -name PWRMGT_SLAVE_DEVICE0_ADDRESS 47

set_global_assignment -name PWRMGT_SLAVE_DEVICE1_ADDRESS 48

set_global_assignment -name PWRMGT_SLAVE_DEVICE2_ADDRESS 00

set_global_assignment -name PWRMGT_SLAVE_DEVICE3_ADDRESS 00

set_global_assignment -name PWRMGT_SLAVE_DEVICE4_ADDRESS 00

set_global_assignment -name PWRMGT_SLAVE_DEVICE5_ADDRESS 00

set_global_assignment -name PWRMGT_SLAVE_DEVICE6_ADDRESS 00

set_global_assignment -name PWRMGT_SLAVE_DEVICE7_ADDRESS 00

set_global_assignment -name PWRMGT_PAGE_COMMAND_ENABLE ON

set_global_assignment -name PWRMGT_VOLTAGE_OUTPUT_FORMAT "AUTO DISCOVERY"

set_global_assignment -name PWRMGT_TRANSLATED_VOLTAGE_VALUE_UNIT VOLTS

이 문제는 인텔® Quartus® Prime Pro 소프트웨어 버전 18.1부터 해결되었습니다.