문서 ID: 000082709 콘텐츠 형태: 문제 해결 마지막 검토일: 2012-09-11

PLL 사용 요약에서 보고된 PFD 주파수가 장치 데이터 시트에 명시된 사양을 초과한 이유는 무엇입니까?

환경

    인텔® Quartus® II 구독 에디션
    일반 구성 요소
BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

PLL 위상 주파수 감지기(PFD)에 대한 입력 주파수(Fref)는 FREF = FIN /N입니다.

피터가 선택한 위상 잠금 루프(PLL) 매개변수에 따라 설정이 최적화되지 않아 보고된 FREF가 PLL PFD에 보고되어 장치 데이터 시트에 보고된 최대 주파수 값을 초과할 수 있습니다.

이는 정수 모드의 PLL에 영향을 미칩니다.

이는 Quartus® II 소프트웨어 버전 12.0 이전 버전에서 발생합니다.

해결 방법

계산된 FREF가 장치 데이터시트에 지정된 최대 주파수를 초과한 경우, 향후 Quartus II 소프트웨어 버전에서 수정될 때까지 분수 PLL 모드를 사용할 수 있습니다.

이 문제는 Quartus II 소프트웨어의 향후 버전에서 해결될 것입니다.

관련 자료

관련 제품

이 문서는 다음 항목에 적용됩니다. 4 제품

Stratix® V GX FPGA
Stratix® V GS FPGA
Stratix® V GT FPGA
Stratix® V E FPGA

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.