설명
PCS 채널 결합이 활성화된 트랜시버와 함께 DisplayPort IP 코어를 사용할 때 DisplayPort IP 코어는 RX 비트 오류가 표시되거나 RX 링크 교육이 완전히 실패하는 것을 볼 수 있습니다. "PCS TX 채널 결합 마스터"가 잘못 설정되어 발생할 수 있습니다.
설정이 올바르지 않은지 확인하려면 IP 매개변수 편집기 GUI에서 Arria® 10 트랜시버 네이티브 PHY 인스턴스화를 엽니다. TX PMA 설정에서 "TX 채널 결합 모드"가 "PMA 및 PCS 결합"으로 설정된 경우 "PCS TX 채널 결합 마스터"의 설정을 확인하십시오. "Auto"로 설정된 경우 트랜시버 네이티브 PHY IP가 채널 결합 마스터로 채널 2를 자동으로 선택할 수 있습니다. DisplayPort IP 코어가 4개 미만의 레인을 사용할 때 채널 2가 구동되지 않으므로 RX 측면에서 클럭 복구 문제가 발생할 수 있습니다.
해결 방법
이 문제를 해결하려면 "PCS TX 채널 결합 마스터"를 0으로 설정합니다. 채널 0은 모든 레인 카운트에서 구동되므로 이 설정은 이 문제를 방지합니다.