Stratix® II GX 장치에서 잘못된 입력 신호가 수신되면 클럭 및 데이터 복구(CDR) 블록의 비정형 출력 데이터에서 무작위 데이터가 예상됩니다. 그러나 경우에 따라 잘못된 입력 신호가 있더라도 CDR deserialized 출력은 클럭과 같은 고정된 데이터 패턴(0101.또는 1010.)을 가질 수 있습니다. 이 시나리오에서 8b/10b가 활성화되면 PLD 인터페이스의 수신 출력(rx_dataout)에는 고정된 Hex A4 또는 Hex B5(디코딩된 값 0101.또는 1010.)가 있습니다. 상태 신호, 즉 rx_disperr, rx_errdetect 및 rx_syncstatus 신호는 고정된 데이터가 유효하지 않음을 나타내기 위해 변경되지 않습니다.
이 문제는 STRATIX II GX의 ALT2GXB 구성, 트랜시버 설정 또는 장치 제품군과는 무관합니다. 그러나 잘못된 입력을 위해 특정 트랜시버 채널에서 문제가 관찰되면 모든 조건에서 동일한 채널에서 재현할 수 있습니다. 수신기 입력은 직렬 입력 케이블을 언플러깅하거나 업스트림 소스 드라이버를 트라이-진술하기 때문에 잘못된 신호를 가질 수 있습니다.
CDR 모드(수동 또는 자동)를 기준으로 이 문제에 대해 다음 해결 방법을 사용하십시오.
자동 모드로 설정된 CDR: 자동 모드에서 CDR이 입력 신호를 수신하고 잘못 입력하면 LTR(Lock to Reference)과 데이터 잠금(LTD) 사이에서 반복적으로 전환됩니다. PLD 로직에 사용할 수 있는 'rx_freqlocked' 신호는 이 상태를 나타내기 위해 높음과 낮음 사이를 전환합니다. 따라서 자동 모드에서는 'rx_freqlocked'을 PLD 로직의 매개변수 중 하나로 사용하여 수신된 입력 데이터가 유효한지 여부를 결정합니다.
수동 모드에서 CDR 설정: 수동 모드에서 사용자가 LTR에서 LTD로 CDR 전환을 제어하기 때문에 CDR이 LTD로 설정되면 'rx_freqlocked'가 높게 유지됩니다. 따라서 이 모드에서는 'rx_freqlocked' 신호를 사용하여 입력 신호가 잘못된지 여부를 결정할 수 없습니다. 참조 클럭 주파수와 복구된 클럭 주파수를 비교하는 외부 PPM 감지기를 설계해야 합니다. 복구된 클럭 주파수가 잘못된 입력 신호를 수신할 때 표류하기 시작하기 때문에, 사용자 로직에서 설계된 PPM 감지기의 출력을 사용하여 재수정된 입력 신호가 유효하지 않은지 여부를 결정해야 합니다.
위의 해결 방법 외에도 PIPE 프로토콜에 대한 Stratix II GX 트랜시버 채널을 구성한 경우 'pipeelecidle' 상태 신호를 사용하여 잘못된 직렬 입력을 감지할 수도 있습니다. 'pipeelecidle'은 PIPE 모드에서만 사용할 수 있습니다.