문서 ID: 000082752 콘텐츠 형태: 문제 해결 마지막 검토일: 2014-04-20

AN661: ALTERA_PLL 및 ALTERA_PLL_RECONFIG 메가 기능을 사용하여 부분 PLL 재구성 구현: 알려진 문제

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

문제 133244: 버전 2.0

표 2는 C 카운터, M 카운터 및 N 카운터 레지스터의 모든 비트가 읽기/쓰기임을 보여줍니다.

Altera PLL 재구성 메가 기능의 C 카운터, M 카운터 및 N 카운터 레지스터의 바이패스 활성화(비트 16) 및 홀수 분할(비트 17) 비트는 쓰기 전용입니다. 이러한 레지스터를 읽으면 비트 16과 비트 17은 항상 0을 반환합니다.

해결 방법

이 문제는 AN661 버전 13.1부터 해결되었습니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 15 제품

Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Stratix® V GX FPGA
Cyclone® V GX FPGA
Stratix® V GT FPGA
Stratix® V GS FPGA
Arria® V GZ FPGA
Arria® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
Arria® V GT FPGA
Cyclone® V E FPGA
Stratix® V E FPGA
Cyclone® V SE SoC FPGA

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.