문서 ID: 000082797 콘텐츠 형태: 제품 정보 및 문서 마지막 검토일: 2015-07-28

UniPHY 기반 DDR3 컨트롤러 설계에서 분기 속도의 타이밍 위반을 절반의 클럭 전송으로 해결하려면 어떻게 합니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

쿼터 레이트 모드에서 UniPHY DDR3 컨트롤러가 외부 메모리 인터페이스 사양 추정 도구 (HTML)에 지정된 최대 주파수 또는 그 근처에서 작동할 때, 분기 속도 클럭 도메인에서 하프 레이트 클럭 도메인에 이르는 핵심 타이밍 경로에 타이밍 위반이 발생할 수 있습니다.  이러한 경로는 다음과 같은 형식 *qr_to_hr|dataout_r* 입니다. *hr_to_fr*

해결 방법

이러한 경로를 과도하게 제한하면 타이밍 폐쇄에 도움이 될 수 있습니다.  정적 타이밍 분석을 위해 이러한 경로를 과도하게 제한하려면 Synopsys Design Constrains(.sdc) 파일에 이 제약 조건을 포함하십시오.

#Overconstraining QR to HR clock domain
set ver_info $::TimeQuestInfo(nameofexecutable)
if { != "quartus_sta"} {
set_max_delay -from [get_keepers *qr_to_hr\|dataout*] -to [get_keepers *hr_to_fr*] 1}

이 제약 조건은 이 두 노드 간의 최대 지연을 매우 짧은 지연으로 설정하여 Quartus II fitter가 이러한 경로의 우선 순위를 정하게 합니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 4 제품

Stratix® V E FPGA
Stratix® V GS FPGA
Stratix® V GT FPGA
Stratix® V GX FPGA

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.