문서 ID: 000082802 콘텐츠 형태: 문제 해결 마지막 검토일: 2014-01-20

Quartus® II 타이밍 보고서와 TimeQuest 타이밍 분석기에서 다른 타이밍을 볼 수 있는 이유는 무엇입니까?

환경

  • 인텔® Quartus® II 구독 에디션
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    Quartus® II 소프트웨어 버전 13.1의 문제로 인해 Quartus® II 소프트웨어 타이밍 보고서에 보고된 타이밍이 Stratix® V 장치의 TimeQuest Timing Analyzer에 보고된 타이밍과 다를 수 있습니다. Quartus® II 소프트웨어 타이밍 보고서에서 보고한 타이밍이 정확합니다.

    해결 방법

    이 문제를 해결하려면 TimeQuest 타이밍 분석기에서 다음 단계를 따르십시오.
    1. 넷리스트 > 타이밍 넷리스트 삭제
    2. 넷리스트 > 타이밍 넷리스트 생성
    3. 프롬프트 속성 메뉴에서 Tcl 명령에 "-force_dat"을 추가한 후 확인을 클릭합니다.
    4. Synopsys 설계 제약 조건 읽기(. SDC) 파일 및 타이밍 넷리스트를 업데이트합니다.


    이 단계에 따라 보고서 타이밍은 Quartus® II 소프트웨어와 동일한 타이밍 보고서를 생성합니다.

    이 문제는 Quartus® II 소프트웨어 버전 14.1에서 해결되었습니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    Stratix® V FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.