문서 ID: 000082818 콘텐츠 형태: 제품 정보 및 문서 마지막 검토일: 2018-12-17

로컬 관리 인터페이스 없이 PCI Express* IP 코어 구성 공간 레지스터용 인텔® Stratix® 10 하드 IP에 액세스하려면 어떻게 합니까?

환경

  • 인텔® Quartus® Prime Pro Edition
  • PCI Express*용 Avalon-ST 인텔® Stratix® 10 하드 IP
  • PCI Express*용 Avalon-MM 인텔® Stratix® 10 하드 IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    LMI(로컬 관리 인터페이스)는 PCI Express* IP 코어용 인텔® Stratix® 10 하드 IP에서 지원되지 않습니다. 하드 IP 재구성 인터페이스를 통해 PCI Express* IP 코어 구성 공간 레지스터용 인텔® Stratix® 10 하드 IP에 액세스할 수 있습니다.

     

    해결 방법

    하드 IP 재구성 블록에 액세스하려면 PCI Express*용 IP 카탈로그 >> Avalon®-ST 인텔® Stratix® 10 하드 IP 또는 PCI Express*용 Avalon®-MM 인텔® Stratix® 10 하드 IP >> "구성, 디버그 및 확장 옵션" 탭은 "PCIe 읽기 전용 레지스터의 하드 IP 동적 재구성 활성화"를 >>. 런타임에 읽기 전용 구성 레지스터의 값을 동적으로 수정하려면 해당 사용자 가이드의 "하드 IP 재구성" 섹션을 참조하십시오.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 4 제품

    인텔® Stratix® 10 GX FPGA
    인텔® Stratix® 10 SX SoC FPGA
    인텔® Stratix® 10 MX FPGA
    인텔® Stratix® 10 TX FPGA

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.